This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

1.0 255

46518

JA 025476? DEC 1985

OE UDESS"

(54) PACKAGE FOR SEMICONDUCTOR ELEMENT

(11) 60-254762 (A)

(13) 16.12.1985 (19) JP (22) 31.5.1984


(21) Appl. No. 59-111264

(71) FUJITSU K.K. (72) SHIYOUHEI IKEHARA (51) Int. Cr. H01L25,10

PURPOSE: To set address data for selecting semiconductor elements and to facilitate the increase and decrease in number of the semiconductor elements to be mounted, by providing contact pieces on the upper surfaces of packages, and

mounting a plurality of the packages.

CONSTITUTION: Terminals 6 are provided at one side of a member 9 made of a ceramic material and the like. Contact pieces 7 are provided on the other side. Tip parts 6A are formed so that they can be inserted and pulled out. The terminals 6 and the contact pieces 7 are connected to semiconductor elements to be mounted through pattern wirings &A. &B and &C. The increase and decrease in memory capacity are carried out by changing the number of mounting stages of packages 5. For the packages 5.1-5.4, inverters I are formed between the terminals 6.1 and the contact pieces 7.1, and exclusive OR gates G are formed between the terminals 6.2 and the contact pieces 7.2. Therefore, address data can be set based on the mounting sequence of the packages.



9日本国特許庁(JP)

⑩特許出願公開

母 公 開 特 許 公 報 (A) 昭60-254762

(1) Int Cl. 4 H 01 L 25/10

識別記号

广内整理番号

每公開 昭和60年(1985)12月16日

7638-5F

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 半導体素子のパッケージ

②特 願 昭59-111264 登出 願 昭59(1984)5月31日

69発明者 池原 昌平 60出順人 富士通株式会社 川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡 宏四郎

男 期 15

1. 発明の名称 半導体素子のパッケージ

2 券許統求の範囲

半導体素子を有するペッケージであって、一面 ドプドレス設定信号を入力するための第1 第子、 該一面とは逆の面の飲第1 選子に対応する位置に 第2 類子、該第1 第子より入力された該アドレス 設定信号を変更して試第2 雄子より出力するアド レス変更手段を有することを告徴とする半導体素 子のパッケージ。

3. 発明の詳細な説明

(a) 発明の技術分野

本発明はブリンリ基板に半導体素子を有する同一種類の複数のパッケージが複数されて実装された半導体素子の実装方法に係り、名に、所定のパッケージが選択できる回路が形成されるようにした半導体素子のパッケージに関する。

(b) 従来技術と問題点

複数のメモリネ子などの半導体素子がプリント

基板に失装される場合は第1図に示すように構成されている。第1回は従来の半導体第子のパッケージの概要を示す(4)図は斜視図、(6)図は説明図である。

(4)図化示すよう化半導体水子2-1~2-0比

リード端子が設けられたパッケージに封止され、

パターン配職を有するプリント板基板1の実装面

1 A K パッケージを配設することで実装されている。このパッケージのそれぞれのリード端子はブリント 板蓋板 1 の所定のランド K 半田付され、パターン配線 K 接続されるよう K 構成されている。このよう な半導体来子 2 ー 1 ~ 2 ー n は例えば 装置の構成上メモリ容量が増減する場合があり、 牛導体来子 2 ー 1 ~ 2 ー n の実装数を変える必要がある。したがって、半導体来子 2 ー 1 ~ 2 ー n の実装数が減少した場合は当然フリント 板蓋板 1 の大きさは小さくてき、例えば 4 の長さの大きさは の大きさいできる。こかし、一般的 K ブリント 板 基板 1 の大きさ は 所定の大きさ K よって形成されているため、大きさの異なった 2 種のブリント 板蓋板 1 を製作す

ととはコストアップとなる。

そとで、所定の大きさのブリント根的板1 Kは 必要な半導体象子2-1~2-mを配設し、メモ リ容量の削減によって不要となった半導体素は除 去し、半導体象子の未実技簡所が有するように形 成されている。したがって、突袭効率が悪い欠点 を有していた。

半導体素子2-1~2-nのそれぞれだはアドレス設定部4-1~4-nとゲートG1~Gnとが設けられ、アドレス設定部4-1~4-nに所定のアドレスを設定することにより、記憶部3-1~3-nのアクセスは所定のアドレス情報をそれぞれのゲートG1~Gnに送出し所定の記憶部が選択されて行なわれるように形成されている。したがって、それぞれのアドレス設定部4-1~4-nの一つ一つに対して所定のアドレスを設定しなければならない問題を有していた。

(c)図は説明図、角3図は構成図である。

ブリント 板 基板 1 の実装面 1 A K はパッケージ 5 - 1 の 調子 6 が 半田付される C と でパッケージ 5 - 1 が 固着され、 C のパッケージ 5 - 1 K は 更 K パッケージ 5 - 2 は パッケージ 5 - 2 は パッケージ 5 - 3 が、 それぞれの 端子 6 が 挿入される C と で 移載する L う K 実装される L う K したもの で ある。

このよりな歌軟は(b)図に示すようにパッケージ 5を形成することで行なえる。セラミック材など によって形成された部材 9 の一方には 海子 6 を殴け、他方には接触片 7 を設け、接触片 7 の挿入孔 7 A は 端子 6 の先端部 6 A が挿脱できるように形成され、それぞれの 端子 6 かよび接触片 7 にはパターン配載 8 A 、8 B 、8 Cを介して内設された 半海体果子に接収されるように形成されている。

したがって、メモリ容貴の増減によって半導体 本子の実装数を変える場合は移戦されたパッケージ5の複数段数を変えるととで行なえ、増級は容 男に行なえる。尚、パッケージ5-1、5-2。

(c) 発明の目的

本発明の目的はペッケージの上面には接触子を 設け、複数のペッケージが複載して実装できるよ うにしこの複載によって半導体素子の選択すべき アドレス情報の設定が行なはれ、かつ、半導体素 子の実装の増減が容易に行なえるようにしたもの で、前述の問題点を缺去したものを提供するもの である。

(4) 発明の構成

本発明の目的は、かかる半導体素子の実装方法 化かいて、一面にアドレス設定信号を入力するための第1 畑子、岐一面とは逆の面の紋第1 畑子に 対応する位置に第2 畑子、紋第1 畑子より入力された紋アドレス設定信号を変更して紋第2 畑子よ り出力するアドレス変更手段を有することを特徴 とする半導体素子のパッケージにより達成される。

(c) 発明の実施例

以下本発明を第2図かよび第3図を参考に詳細 に説明する。第2図は本発明による半導体来子の ペッケージの一実施例を示す、第2図の(a), (b),

5-3,5-4の積載には冷却を消息して間険Sを設けると良い。また、(c)図に示す所定のパッケージを選択する筍地鋸鎌回路を形成するとともできる。

そこで、パッケージ5-1の選子6-1と選子6-2とを"0"にすると、パッケージ5-2の選子6-1と6-2は"1"と"0"、パッケージ5-3の選子6-1と6-2は"1"と"1"、パッケージ5-4の選子6-1と6-2は"1"と"1"が出力される。したがってパッケージの抵軟順序によってアドレス情報の設定が行なわれる。

さた、例えば、第3圏に示す回路構成が可能で ある。互いの備子片6と接触子7とが接続されて

. . .

根似されたパッケージ5-1,5-2,5-3,5-4のそれぞれにはゲートG1~G4とインパータIとが設けられている。ゲートG1とインパータIでは前述のようにアドレス情報の設定が行なわれる。

例えば、アドレス情報S1。82を"0" に設定 し、アドレス選択仏号S3とS4とが"0"の 時は パッケージ5-1の排他ノアゲートG2とG30出 力は"1"となり、又、選択指示信号 S5 が"1"に なるので、アンドゲート G4 はオープンなるoしか し、パッケージ5ー2では拚他ノアグートG2の 出力が "0"、排他ノアゲートG3の出力が"1"と なり、パッケージ5ー3では排他ノアゲートG2 の出力が"1"、排他ノアゲートG3の出力が"0° となり、パッケーツ 5ー 4 では排他ノアゲー HG2 とG3との出力が"O"となり、いづれのアンドグ ートG4もクローズとなる。したがって、チップ セレクト信号 S5 はパッケージ 5-1の記憶業子M をアクセスするが、パッケージ5ー2、5ー3。 5ー4の記憶常子Mはアクセスされない。又、ア ドレス情報S1, S2を*0* に設定しパッケージ5

- 2 を選択する場合は 83 を "1", 84 を "0",パッケージ 5-3 を選択する場合は 83 "0", 84 を "1"、パッケジ 5-4 を選択する場合は 83を"1", 84 を "1" にすればよい。

とのように構成すると、アドレス選択信号 S3 と S 4 の所定のアドレス情報によって、ノアゲート G2, G3 出力を受けるゲート G4 を介して所 定のパッケージが選択され、所定の配性ボ子Mをアクセスすることができる。

(1) 発明の効果

以上説明したように本発明はパッケージ5は核 載されて実装されるようにし、パッケジ5は核敏 されるととで、パッケージ5に形成されたゲート 回路によって所定のアドレスが設定されるように したものできる。

とればより、パッケージ5の実装は複数されて 行なわれているため、パッケージ5の無数による 半導体末子の実装数の増減が容易となり、かつ、 実装効率の向上を図るととができ、更に、 従来 のようなアドレス設定部をよび設定部のアドレス

設定は不安となり、実用効果は大である。

4. 均面の簡単な説明

是一个人,我们也是一个人,我们也是一个人,我们也是一个人,我们也是一个人,我们也是一个人,我们也是一个人,我们也是一个人,我们也是一个人,我们也是一个人,我们也

第1 図は従来の半導体累子のパッケージを示す (a)図は射視図、(b)図は説明図、第2 図の(a)(b)(c)図 は本発明による半導体素子のパッケージの一実施 例を示す説明図、第3 図は回路構成図を示す。

凶中にかいて、

1 はブリント板基板、2-1~2-nは半導体 水子、3-1~3-nは配達部、4-1~4-n はアドレス設定部、5-1,5-2,5-3,5 -4はバッケージ、6-1,6-2,6は漢子、 7-1,7-2,7は接触片を示す。



